1. Jurnal [kembali]
3. Video praktikum [kembali]
jawab :
Pada timing diagram percobaan
ashyncronus counter tersebut terjadi delay pada saat clock pertama sehingga menyebabkan perubahan terjadisetelah clock
pertama, pada rangkaian ini clock yang dikontrol hanya pada flip flop pertama
dan clock filp flop kedua berasal dari output flip flop pertama begitu hingga
flip flop keempat. Jadi, sesuai dengan timing diagramnya, perubahan pada flip
flop pertama terjadi setelah clock, perubahan pada flip flop kedua terjadi
setelah perubahan kondisi pada flip flop pertama, begitu hingga flip flop
keempat.
Video Praktikum - download
File HTML - download
Tidak ada komentar:
Posting Komentar